ET1810, ET1811, ET1812 | Altera® FPGA用EtherCAT IPコア
EtherCAT IP-Coreは、EtherCAT通信機能およびアプリケーション固有の機能をFPGA(field programmable gate array、プログラム可能な論理要素を含む集積回路)上に実装できるようにします。EtherCATの機能は自由に構成可能です。IPコアはお客様独自のFPGA設計と組み合わせて使用することも、Avalon®やAMBA® AXI™インターフェースを介してソフトコアプロセッサやハードプロセッサシステムを備えたSoC(system-on-chip)に統合することもできます。FMMUやSYNCマネージャの数、DPRAMのサイズなどの物理インターフェースおよび内部機能は構成可能です。プロセスデータインターフェース(PDI)や分散クロックも構成可能です。これらの機能はEtherCAT仕様およびEtherCAT ASIC ET1100と互換性があります。
数量ベースのノードロックライセンスET1811は、特に少量生産メーカーや開発サービスプロバイダに対して、低い初期投資でEtherCAT開発の世界に参入する選択肢を提供します。EtherCATデバイスの開発には、ET1811の一度限りのキックオフ費用と、1,000台分のET1811-1000デバイスのライセンス料が必要です。1,000台分のライセンス料はそれぞれ前払いで支払う必要があります。
開発サービスプロバイダはET1811の基本ライセンスのみが必要であり、各顧客への導入にはET1811-0030システムインテグレータOEMライセンスが必要です。数量ベースのライセンス(ET1811-1000)はエンドカスタマーが購入します。
ライセンスには1年間のメンテナンスおよびアップデートが含まれており、常に最新の開発や改善にアクセスできるようになっています。
EtherCAT IP-Coreは一度に限り3か月間無料でテストできます。評価ライセンスの前提条件は以下の通りです:既存のVendor IDを持つEtherCAT Technology Groupの無料会員であること。
| 構成可能な機能: | ET1810, ET1811, ET1812 |
|---|---|
| PHYインターフェース | 1…4 MII/RGMII/RMIIポート |
| FMMU | 0…16 |
| SYNCマネージャ | 0…16 |
| DPRAM | 0…60 KB |
| 分散クロック | 0…4 SYNC出力、0…4 ラッチ入力(32/64 ビット) |
| プロセスデータインターフェース | PDI0: 32ビット デジタルI/O、SPIスレーブ、8/16/32ビット 非同期 µC-インターフェース、Avalonインターフェース、AMBA AXI4インターフェース。 PDI1: 32ビット デジタルI/O、SPIスレーブ、Avalonインターフェース、AMBA AXI4インターフェース。 64ビット 汎用I/O |
EtherCAT Altera® IP-Coreは以下のFPGAで使用できます:
- AgilexTM 3, Agilex 5, Agilex 7
- Arria® V, Arria V GZ, Arria 10
- Cyclone® IV E+GX, Cyclone V, Cyclone V SoC, Cyclone 10 LP+GX
- MAX®10
- Stratix® IV, Stratix V, Stratix 10
