ET1810, ET1811, ET1812 | EtherCAT-IP-Core für Altera®-FPGAs
Der EtherCAT-IP-Core ermöglicht es, auf einem FPGA (Field Programmable Gate Array – d. h. ein integrierter Schaltkreis, der programmierbare logische Komponenten enthält) sowohl die EtherCAT-Kommunikationsfunktion als auch anwendungsspezifische Funktionen zu implementieren. Die EtherCAT-Funktionalität ist dabei frei konfigurierbar. Der IP-Core kann mit eigenen FPGA-Designs kombiniert oder in System-on-Chips (SoCs) mit Softcore-Prozessoren oder Hard-Prozessorsystemen über Avalon®- oder AMBA®-AXI™-Schnittstellen integriert werden. Die physikalischen Schnittstellen sowie interne Funktionen, wie die Anzahl der FMMUs und SYNC-Manager, die Größe des DPRAMs usw., sind einstellbar. Das Prozessdaten-Interface (PDI) und die Distributed Clocks sind ebenfalls konfigurierbar. Die Funktionen sind kompatibel zur EtherCAT-Spezifikation und zum EtherCAT-ASIC ET1100.
Die stückzahlbasierten Lizenzen ET1811 bieten insbesondere Herstellern von kleinen Stückzahlen und Entwicklungsdienstleistern die Möglichkeit, mit geringeren Anfangsinvestitionen in die EtherCAT-Entwicklung einzusteigen. Für die Entwicklung eines EtherCAT-Gerätes ist einmalig die Basislizenz ET1811 und die Lizenzgebühren für 1000 Geräte ET1811-1000 erforderlich. Die Lizenzgebühren für 1000 Geräte sind jeweils im Voraus zu entrichten.
Entwicklungsdienstleister benötigen für sich lediglich die Basislizenz, ET1811; für jede Kundenimplementierung wird die Systemintegrator-OEM-Lizenz, ET1811-0030, benötigt. Die Stückzahllizenz (ET1811-1000) erwirbt der Endkunde.
Die Lizenz beinhaltet ein Jahr Wartung und Updates, um sicherzustellen, dass Sie stets Zugang zu den neuesten Entwicklungen und Verbesserungen haben.
Der EtherCAT-IP-Core kann einmalig für drei Monate kostenlos getestet werden. Voraussetzung für die Evaluierungslizenz ist eine kostenlose Mitgliedschaft in der EtherCAT Technology Group mit einer vorhandenen Vendor-ID.
| Konfigurierbare Features: | ET1810, ET1811, ET1812 |
|---|---|
| PHY-Interface | 1…4 MII/RGMII/RMII Ports |
| FMMUs | 0…16 |
| SYNC-Manager | 0…16 |
| DPRAM | 0…60 kB |
| Distributed Clocks | 0…4 SYNC-Outputs, 0…4 Latch-Inputs (32/64 Bit) |
| Prozessdaten-Interfaces | PDI0: 32-Bit-Digital-I/O, SPI slave, 8/16/32 Bit asynchrones µC-Interface, Avalon-Interface, AMBA-AXI4-Interface. PDI1: 32-Bit-Digital-I/O, SPI slave, Avalon-Interface, AMBA-AXI4-Interface. 64 Bit General-Purpose-I/O |
Der EtherCAT Altera® IP-Core kann u.a. mit folgenden FPGAs verwendet werden:
- AgilexTM 3, Agilex 5, Agilex 7
- Arria® V, Arria V GZ, Arria 10
- Cyclone® IV E+GX, Cyclone V, Cyclone V SoC, Cyclone 10 LP+GX
- MAX®10
- Stratix® IV, Stratix V, Stratix 10
Weitere Informationen